一句话先行：AGND 追求“干净、低噪声”作精密基准；DGND 承担“高速、大电流”回流。二者必须“局部隔离、全局单点连接”。
1 . 为什么要把地分成“模拟”和“数字”？
现象产生机制对系统影响地弹（Ground Bounce）数字门在上升/下降沿同时灌入数十毫安瞬态电流 → 封装和布线电感 L·di/dt 产生 10 mV‑100 mV 抖动这条噪声沿地线“漫游”到 ADC 基准脚时，相当于把 1 LSB~数十 LSB 随机误码直接加到采样值上公共阻抗耦合数字回流电流与模拟信号共用同一截面铜箔（或过孔），在线阻 × I 数字 = 数 mV‑数十 mV低摆幅模拟信号（μV‑mV）被“抬地”辐射 EMI数字回流电流环路面积过大 → 变成磁环天线失真射频干扰无线模块或被 EMC 测试点捕获
因此：不是“地越多越玄学”，而是要让“脏电流”别冲进“干净基准”。
2 . 地的几种“角色”与命名
名称图纸常见符号典型承载信号是否随时可拼一起？PGND / Power GND粗铜填充大电流、电源开关管 S 极单点接 AGNDAGND / Analog GND勾线或小岛放大器、ADC 参考、滤波网络一定要保持“静”DGND / Digital GND大平面MCU、逻辑门、时钟与 PGND 通常合一；与 AGND 单点过渡Chassis / Earth机壳符号屏蔽层、静电泄放与系统地经 RC/磁珠/直接短 接
⚠️ 注意：有些芯片 Datasheet 同时给 “AGND 脚”与 “DGND 脚”——按照厂商要求，两脚应在芯片正下方铜皮里“Kelvin 短接”，不要跑到别处再汇合。
3 . 分区布局三步走
3 .1 画分区方框
在原理图或 PCB 顶层丝印先把 Analog 区、Digital 区、Power 区用不同颜色框住。
每条高速数字信号从 Digital 区穿过 Analog 区时，务必有连续的回流路径（同层地/对层地）。
3 .2 地平面规划
整板优先连成“一整块 GND 铜”（连续无缝隙），再“挖沟”把 Analog 小岛围起来，形成“护城河 (Moat)”。这样回流电流会自动走最小阻抗路径返回数字区，不用你想就避开 Analog 岛。
经典手法：在护城河唯一缺口里放 0 Ω 电阻或磁珠 = “单点连接”。
磁珠 or 0 Ω？
0 Ω：DC‑0.1 MHz 低阻，避免地电位漂移，适合低速/低功耗板。
磁珠 (Ferrite, 100 Ω@100 MHz)：对 10 MHz‑GHz 高频有数十‑上百欧阻抗，衰高速噪声；缺点是 DC 电阻 ≈20‑100 mΩ，会带来 mV 级 IR Drop。
方案：0 Ω + 并联 0603 磁珠占位，研发/EMC 阶段二选一。
3 .3 关键信号走线
模拟信号：尽量走在模拟地平面的正上方，两侧以地铜“围墙”。
数字时钟：避免跨过护城河；若必须跨，保证返回路径也跨——“信号过河，地也要过河”。
ADC 输入：从最后一级滤波电阻/电容到 ADC 脚，用“守卫地 (Guard Ring)”包裹，断绝寄生耦合。
4 . 单点连接（Star Ground）的三种“落地位置”
方案连接点适用场合优缺点A. 电源入口 StarDC‑Jack 负极或 DC‑DC 第一级输入电容负端大功率电机 / 工业板易做，但电感‑电阻路径长，模拟基准仍可能被数字噪声调制B. ADC/Codec 芯片下方Mixed‑Signal 芯片底面内层铜音频、精密 ADC(<16 bit)嗓声最小；布局若不集中，长距离 PGND 可能升压C. 多点但定向模拟岛‑数字岛多处 0 Ω 串联形成分流高频 (>100 MHz) 网络设备设计难度大，需要 SI/PI 仿真
经验法则：优先选 B——最敏感器件当老板，让别的脏电流排队过小桥。
5 . 与电源地（PGND）如何配合？——结合前一张原理图
主 12 V Buck
PGND 用于 MOSFET、输入/输出电容、检测电阻。
AGND 仅 LM25116 的 RT、CSS、COMP、FB 链接，从芯片底部过“走线‑过孔”连到 PGND 单点。
二级 5 V、3.3 V Buck
在 12 V 面包母线旁再复制一套 PGND 小岛。
如果 5 V_U 和 5 V_S 要保持互不干扰，可在各自 Buck 输出电容负端再开“小护城河”。
LDO 3.3 V_S
输出地直接落在 AGND，因为这一路给 MCU PLL/ADC 参考。
6 . 整板“地弹”与“漂移”量化估算
公式：ΔV = L_pkg * di/dt + I × R_trace
L_pkg（封装 + 过孔 1 ~ 3 nH）
di/dt（数字上升沿斜率 20 mA / 1 ns ≈ 20 A/μs）
→ L·di/dt ≈ 1 nH × 20 A/μs = 20 mV
R_trace（铜阻抗 1 inch 1 oz ≈ 25 mΩ）
→ I × R ≈ 100 mA × 25 mΩ = 2.5 mV
精密 16‑bit ADC LSB(@5 V 满量程) ≈ 76 μV；20 mV 地弹 = 260 LSB！
=> 若不隔离，量测误差肉眼可见。
7 . 常见误区与“反手修锅”办法
误区后果临时修锅把 AGND 切成孤岛但无回流路径数字信号跨槽 → EMI 暴增加穿心过孔 / 镀铜桥磁珠阻值选太大大电流压降，模拟地漂移换 600 Ω→120 Ω Bead / 0 Ω在信号完整性与地完整性冲突时先割地回流缺路，产生共模辐射“宁断信号，莫断地”——信号改层或加差分，地留整ADC 脚与运放输出用细线飞线环路感抗大，噪声引入宽线+护卫地；或用内层对地走短线
8 . PCB 实操清单（4‑Layer 示例）
层作用关键笔记Top（元件 + 信号）模拟输入、数字时钟顶层仅允许一路跨护城河，并在同一点补 0603 地过孔L2（整面 GND）回流、散热在 AGND 区域挖 15 mil 宽护城河，留 0603 Bead 焊盘当桥L3（PWR）12 V、5 V、3.3 VPower 区离 Analog < 5 mm 要加地铜屏蔽Bottom（少量信号）I²C、UART、LED数字线走数字区，不穿越模拟岛
9 . 与屏蔽、接地端口的协同
机壳/外壳接 Chassis GND，在进入 PCB 时用 Y‑电容 (2.2 nF/2 kV) 或 RC（1 MΩ+4.7 nF） 联到系统地，泄放 ESD。
屏蔽电缆编织层 → 机壳；内部信号地 → DGND；绝不能把编织层直接焊在 AGND 小岛。
10 . 快速自检 checklist
模拟输入‑输出‑运放‑ADC 往返路径中，地是否只走 AGND？
每条数字高速线跨岛时，下层是否有 连续地平面？
AGND‑DGND 连接件（磁珠/0 Ω）位置是否≤ 10 mm 到 ADC GND 引脚？
护城河宽 ≥ 12 mil，保持完整闭环，无断口？
EMC 报告若超标，先试 换磁珠 → 加 Snubber → 拆分接口地 三步？
结语
“模拟地 / 数字地”其实是一门 电流回流 的艺术。只要记住：
地不是理想 0 V，而是一条阻抗网络；
噪声总顺着最小阻抗走；
让噪声“走它应该走的路”，别走到 ADC 基准；
——你就掌握了分地的真谛。祝你在混合信号 PCB 的世界里少踩坑、早拿合格 EMI 报告！